芝能智芯出品

隨著生成式AI、多模態(tài)模型和邊緣智能的不斷深入，智能手機(jī)正被迫扛起更多計(jì)算負(fù)載。

為了在保持低功耗的同時(shí)支持復(fù)雜的AI模型、持續(xù)演進(jìn)的通信協(xié)議和日益豐富的人機(jī)交互，芯片設(shè)計(jì)迎來(lái)了前所未有的挑戰(zhàn)。異構(gòu)計(jì)算、AI專用處理單元、DRAM與存儲(chǔ)接口優(yōu)化、以及面向未來(lái)靈活性的架構(gòu)，正逐步成為高端SoC的關(guān)鍵特征。

我們從SoC架構(gòu)的演化路徑與技術(shù)趨勢(shì)出發(fā)，剖析移動(dòng)端AI在硬件層面所面臨的瓶頸與突破。

Part 1

異構(gòu)架構(gòu)下的AI重構(gòu)：

CPU、GPU、NPU的分工協(xié)同

近年來(lái)，高端智能手機(jī)SoC普遍采納了異構(gòu)計(jì)算架構(gòu)。這種設(shè)計(jì)理念并非簡(jiǎn)單堆疊處理單元，而是基于每種運(yùn)算任務(wù)的特點(diǎn)，精準(zhǔn)調(diào)配各類專用核心。

在典型的移動(dòng)SoC中，Arm核心負(fù)責(zé)系統(tǒng)控制與基礎(chǔ)任務(wù)，GPU處理圖形和部分通用計(jì)算，而NPU（神經(jīng)網(wǎng)絡(luò)處理器）則專注于AI推理。

生成式AI特別是基于Transformer架構(gòu)的模型，對(duì)矩陣運(yùn)算的密集度、內(nèi)存訪問(wèn)模式、帶寬要求提出了遠(yuǎn)高于傳統(tǒng)算法的需求。例如，TinyLlama這類輕量模型雖然參數(shù)體積較小，但需要高效的張量處理能力，而這正是NPU發(fā)揮優(yōu)勢(shì)的地方。

面對(duì)大型語(yǔ)言模型或多模態(tài)模型，其所需的激活函數(shù)、注意力機(jī)制和向量運(yùn)算復(fù)雜度，已經(jīng)遠(yuǎn)超傳統(tǒng)AI芯片的設(shè)計(jì)初衷，促使NPU持續(xù)擴(kuò)展規(guī)模、并引入更多可編程特性。

GPU也在朝AI適配方向演化。一些廠商在GPU中引入更專用的數(shù)據(jù)類型處理單元，例如FP8、INT4等低比特位運(yùn)算，以優(yōu)化能效比。

為了進(jìn)一步壓榨圖形單元的利用率，部分架構(gòu)將NPU技術(shù)下沉至GPU流水線，實(shí)現(xiàn)統(tǒng)一的矢量計(jì)算框架。

這種“AI-GPU融合”的趨勢(shì)，既提升了計(jì)算資源的動(dòng)態(tài)調(diào)度效率，也降低了芯片面積重復(fù)堆疊帶來(lái)的成本和熱設(shè)計(jì)壓力。

關(guān)鍵在于并行架構(gòu)的能效。在ALU（算術(shù)邏輯單元）層面，不同供應(yīng)商正通過(guò)精細(xì)設(shè)計(jì)運(yùn)算引擎、動(dòng)態(tài)電壓調(diào)節(jié)、多線程流水線優(yōu)化等手段，壓縮每次AI推理的能耗。

而在應(yīng)用場(chǎng)景層，始終在線的語(yǔ)音識(shí)別、攝像頭檢測(cè)、背景對(duì)象識(shí)別等任務(wù)，更要求NPU具備“毫瓦級(jí)”的實(shí)時(shí)響應(yīng)能力，這使得能效指標(biāo)不僅是性能指標(biāo)的補(bǔ)充，反而成為決定架構(gòu)演進(jìn)方向的第一原則。

Part 2

  內(nèi)存、連接與通信：

SoC的下一個(gè)瓶頸

隨著模型體積膨脹，SoC芯片已不僅是計(jì)算的主場(chǎng)，內(nèi)存訪問(wèn)路徑、數(shù)據(jù)加載延遲和連接帶寬也成為制約AI體驗(yàn)的重要瓶頸。

生成式AI尤其依賴大模型在DRAM中即時(shí)調(diào)取完整上下文進(jìn)行推理推斷。舉例來(lái)說(shuō)，LLM在手機(jī)中部署時(shí)，不可能全量加載所有參數(shù)，通常需要從UFS存儲(chǔ)中分段讀取，加載至DRAM，隨后進(jìn)行計(jì)算，再返回用戶。這一來(lái)一回的數(shù)據(jù)搬運(yùn)，如延遲控制不佳，即便AI模型性能卓越，也難以獲得絲滑體驗(yàn)。

這對(duì)UFS控制器和SoC的連接路徑提出了更高要求。當(dāng)前正在推進(jìn)的UFS 4.x規(guī)范，不僅關(guān)注吞吐速度，更聚焦低功耗讀寫狀態(tài)的快速喚醒機(jī)制。

因?yàn)樵贏I模型調(diào)用中，大量片段式、間歇式的數(shù)據(jù)讀取，極易引起存儲(chǔ)控制器頻繁喚醒，造成能量浪費(fèi)。因此控制策略傾向于“就地計(jì)算”與“最小喚醒”，即盡量把模型中常用部分緩存至DRAM，只在必要時(shí)訪問(wèn)閃存，并盡量使用AI推理引擎內(nèi)的本地SRAM資源，避免全鏈路激活。

通信協(xié)議的不斷演進(jìn)也帶來(lái)了巨大的SoC適配挑戰(zhàn)。手機(jī)集成的通信模組從5G到Wi-Fi 6E、藍(lán)牙5.x，再到UWB與近場(chǎng)通訊（NFC），每種協(xié)議均需獨(dú)立的射頻收發(fā)鏈路與天線配置。

如今高端手機(jī)內(nèi)置天線數(shù)量已達(dá)六根以上，射頻路徑之間的干擾、噪聲耦合、電源管理協(xié)調(diào)成為SoC設(shè)計(jì)中不可忽視的系統(tǒng)工程問(wèn)題。

這些無(wú)線連接不再只是傳統(tǒng)的數(shù)據(jù)傳輸功能，而是AI決策系統(tǒng)的一部分。例如，某些多模態(tài)AI系統(tǒng)會(huì)依賴藍(lán)牙耳機(jī)的輸入、5G實(shí)時(shí)視頻流與攝像頭圖像進(jìn)行融合分析。

這樣的協(xié)同使得通信模塊的QoS（服務(wù)質(zhì)量）直接影響AI表現(xiàn)，迫使SoC必須具備動(dòng)態(tài)網(wǎng)絡(luò)狀況感知與AI處理優(yōu)先級(jí)調(diào)度能力。

在接口標(biāo)準(zhǔn)層面，MIPI聯(lián)盟等機(jī)構(gòu)也在推動(dòng)協(xié)議演進(jìn)以適配AI數(shù)據(jù)傳輸場(chǎng)景。

新一代MIPI接口不僅要支持更高帶寬，更需支持片上加速器的直接接入，減少數(shù)據(jù)搬運(yùn)鏈路。例如攝像頭圖像能否通過(guò)MIPI接口直接喂給NPU而非CPU中轉(zhuǎn)，成為評(píng)估系統(tǒng)架構(gòu)效率的關(guān)鍵點(diǎn)。

面向AI未來(lái)的SoC演進(jìn)路線圖

智能手機(jī)的AI之路不再是“是否部署”的問(wèn)題，而是“如何高效部署”的挑戰(zhàn)。SoC廠商面臨的不僅是更快的運(yùn)算需求，而是更靈活、可編程、能自適應(yīng)新模型的系統(tǒng)架構(gòu)設(shè)計(jì)難題。

未來(lái)的移動(dòng)SoC必須具備以下三大核心特性：

◎ 計(jì)算異構(gòu)化：CPU、GPU、NPU三者分工明確，并通過(guò)統(tǒng)一張量編程接口協(xié)同運(yùn)行，適配從傳統(tǒng)圖像AI到多模態(tài)GenAI的廣泛任務(wù)；

◎ 內(nèi)存連接優(yōu)化：從UFS控制器、DRAM調(diào)度到片上緩存架構(gòu)全面調(diào)整，解決高頻率、低延遲訪問(wèn)下的功耗爆炸問(wèn)題；

◎ 標(biāo)準(zhǔn)生態(tài)協(xié)同：從MIPI到UFS，從AI模型標(biāo)準(zhǔn)到編譯工具鏈，軟硬件一體化能力成為SoC競(jìng)爭(zhēng)的第二戰(zhàn)場(chǎng)。

在軟硬件協(xié)同的加持下，AI已經(jīng)不僅僅是高端旗艦的象征，而是即將滲透到中端甚至入門手機(jī)中的標(biāo)配能力。如何以最低功耗實(shí)現(xiàn)最高性能、如何讓AI真正“無(wú)感”地融入用戶體驗(yàn)，是決定下一代移動(dòng)設(shè)備技術(shù)走向的關(guān)鍵。

小結(jié)

隨著芯片設(shè)計(jì)工具、模型編譯技術(shù)與AI推理框架的成熟，SoC設(shè)計(jì)的靈活性與擴(kuò)展性將成為AI演進(jìn)的重要助力。未來(lái)的芯片架構(gòu)，將不再僅為“硬編碼AI”而生，而是為“支持尚未誕生的AI”而設(shè)計(jì)，是智能移動(dòng)計(jì)算新時(shí)代的起點(diǎn)。

       原文標(biāo)題 : AI手機(jī)怎么設(shè)計(jì)：SoC架構(gòu)、能效與通信